| 書名: | FPGA數位積體電路設計實務: 使用Verilog HDL 與 Xilinx ISE | |||
| 作者: | 曾建勳、蔣元隆 | |||
| ISBN: | 9789866184857 | |||
| 出版社: | 滄海 | |||
| 出版日期: | 2012/05 | |||
| 重量: | 0.58 Kg | |||
|
#工程
#電子與電機 #微電子技術與積體電路 #積體電路設計 |
||||
| 定價: | ||||
| 售價: | 316元 | |||
| 庫存: | 庫存: 1 | |||
| LINE US! | 詢問這本書 團購優惠、書籍資訊 等 | |||
FPGA數位積體電路設計實務: 使用Verilog HDL 與 Xilinx ISE
定價:
340
售價:
316
現省:
24
| 付款方式: | 超商取貨付款 |
|
|
| 信用卡 |
|
||
| 線上轉帳 |
|
||
| 物流方式: | 超商取貨 | ||
| 宅配 | |||
| 門市自取 |
詳細資訊
【中文書】 書名：FPGA數位積體電路設計實務: 使用Verilog HDL 與 Xilinx ISE 作者：曾建勳 出版社：滄海 出版日期：2012/06/01 ISBN：9789866184857 目錄 第1章 計算機輔助的數位系統設計與Verilog HDL 第2章 Xilinx ISE整合性合成環境軟體之簡介與操作 第3章 階層式模組的設計觀念 第4章 Verilog HDL的基本概論 第5章 組合邏輯閘層之結構性描述細論 第6章 資料流模式與時間控制描述細論 第7章 行為性描述電路細論 第8章 函數與任務 第9章 進階組合邏輯電路之設計 第10章 有限狀態機之設計 第11章 管線式電路之設計 第12章 專題製作相關之設計
為您推薦
類似書籍推薦給您
書名：iLAB FPGA 數位系統設計、模擬 測試與硬體除錯 作者：陳雲潮 出版社：東華 出版日期：2018/09/01 ISBN：9789574839575
類似書籍推薦給您
書名：FPGA/CPLD 數位電路設計入門與實務應用：使用QuartusⅡ(第五版)(附系統.範例光碟) 作者：莊慧仁 出版社：全華 出版日期：2015/04/00 ISBN：9789572197684 內容簡介 本書是一本簡單、易懂的數位電路設計及應用。書中軟體是以QuartusII5.1版做為開發平台並運用到數位電路設計。將理論數位電路與現今的FPGA/CPLD，透過電腦輔助設計工具相結合，使讀者可以應用各種編輯技術設計晶片外，更讓讀者了解如何將FPGA/CPLD應用在電子遊戲領域之晶片上。本書共有七章:包括QuartusII軟體安裝及設計簡介、算術邏輯電路設計、組合邏輯電路設計、計數器及除頻器設計、綜合練習設計、綜合應用專題以及具有Audio音效乒乓球遊戲實作等介紹。適用於大學、科大電子、電機、資工系「數位電路設計」、「數位系統設計」課程使用。 本書特色 1.本書可使讀者瞭解如何使用(1)AHDL以及VHDL硬體描述語言(2)VerilogHDL硬體描述語言的方式設計FPGA/CPLD數位晶片。 2.教導讀者知道應用各種編輯技術設計晶片，也讓讀者了解如何將FPGA/CPLD應用在電子遊戲領域之晶片設計上。 3.此書詳細說明QuartusⅡ軟體操作方法與電路設計方式。 目錄 第1章 QuartusII軟體安裝及設計流程簡介 1.1 QuartusII軟體安裝 1-1 1.2 QuartusII軟體介紹 1-11 1.3 QuartusII軟體基本功能介紹 1-13 1.3.1 電路圖編輯(Schematic Editor) 1-13 1.3.2 文字編輯(Text Editor) 1-14 1.3.3 專案編譯(Compiler) 1-15 1.3.4 波形編輯(Waveform Editor) 1-15 1.3.5 波形模擬(Waveform Simulator) 1-16 1.3.6 接腳編輯(Pin Assignment Editor) 1-16 1.3.7 燒錄(Programmer) 1-17 1.3.8 專案內次模組(Sub-Module)之個別編譯 1-17 1.4 硬體描述語言(HDL)介紹 1-20 1.4.1 程式架構 1-20 1.4.2 運算操作與層次化設計的使用 1-25 第2章 算術邏輯電路設計 2.1 半加器(Half Adder) 2-1 2.1.1 電路圖編輯半加器 2-2 2.1.2 AHDL編輯半加器 2-10 2.1.3 VHDL編輯半加器 2-12 2.1.4 模擬半加器 2-16 2.2 全加器(Full Adder) 2-21 2.2.1 電路圖編輯全加器 2-21 2.2.2 AHDL編輯全加器 2-24 2.2.3 VHDL編輯全加器 2-26 2.2.4 模擬全加器 2-27 2.3 四位元加法器(4 Bits Adder) 2-29 2.3.1 電路圖編輯四位元加法器 2-30 2.3.2 AHDL編輯四位元加法器 2-34 2.3.3 VHDL編輯四位元加法器 2-36 2.3.4 模擬四位元加法器 2-38 2.4 四位元乘法器 2-39 2.4.1 電路圖編輯四位元乘法器 2-41 2.4.2 AHDL編輯四位元乘法器 2-45 2.4.3 使用MegaWizard建立四位元乘法器 2-47 2.4.4 VHDL編輯四位元乘法器 2-53 2.4.5 模擬四位元乘法器 2-55 第3章 組合邏輯電路設計 3.1 4對1多工器(4 to 1 Multiplexer) 3-1 3.1.1 使用MegaWizard建立4對1多工器 3-2 3.1.2 電路圖編輯4對1多工器 3-7 3.1.3 AHDL編輯4對1多工器 3-9 3.1.4 VHDL編輯4對1多工器 3-11 3.1.5 模擬4對1多工器 3-13 3.2 1對4解多工器(1 to 4 Demultiplexer) 3-15 3.2.1 電路圖編輯1對4解多工器 3-16 3.2.2 AHDL編輯1對4解多工器 3-19 3.2.3 VHDL編輯1對4解多工器 3-21 3.2.4 模擬1對4解多工器 3-22 3.3 七段顯示器構造 3-24 3.3.1 AHDL編輯七段顯示解碼器 3-26 3.3.2 VHDL編輯七段顯示解碼器 3-29 3.3.3 模擬七段顯示解碼器 3-31 第4章 計數器及除頻器設計 4.1 10模計數器設計 4-1 4.1.1 AHDL編輯10模計數器 4-2 4.1.2 VHDL編輯10模計數器 4-4 4.1.3 模擬10模計數器 4-9 4.2 60模計數器設計 4-11 4.2.1 AHDL編輯60模計數器 4-11 4.2.2 VHDL編輯60模計數器 4-14 4.2.3 模擬60模計數器 4-20 4.3 24模計數器設計 4-22 4.3.1 AHDL編輯24模計數器 4-22 4.3.2 VHDL編輯24模計數器 4-25 4.3.3 模擬24模計數器 4-31 4.4 除頻器設計 4-32 4.4.1 AHDL編輯除100之除頻器 4-33 4.4.2 VHDL編輯除100之除頻器 4-35
類似書籍推薦給您
FPGA的AI之路：Intel FPGA開發技術昇華實戰 ISBN13：9789860776041 替代書名：Intel FPGA開發技術昇華實戰 出版社：深智數位 作者：張瑞-編 裝訂／頁數：平裝／416頁 規格：23cm*17cm*2.1cm (高/寬/厚) 版次：1 出版日：2021/06/20 中國圖書分類：電子工程 內容簡介 Intel依然強大！FPGA設計是現代電子業的奇蹟，用軟體設計的方式來完成硬體核心的佈建，加上人工智慧更是如虎添翼。 本書主要從技術基礎、開發方法和人工智慧應用三個方面介紹FPGA的開發工具與開發技巧，圍繞FPGA的基礎知識，Verilog硬體描述語言，FPGA在Quartus中的開發流程，FPGA的SOPC、HLS、OpenCL設計方法，FPGA在人工智慧領域的應用等方面進行闡述，使開發人員能理解FPGA的核心知識，掌握FPGA的開發方法和開發工具。 以FPGA基礎知識為切入點，透過對開發方法和設計思路的講解，幫助讀者快速掌握FPGA開發技術及FPGA在人工智慧上的應用。 全書包含FPGA技術基礎篇、FPGA開發方法篇和人工智慧應用篇三大篇，內容如下 ■ 第一部分 FPGA的基礎知識及開發流程 首先，介紹了FPGA的基本概念和入門知識，從FPGA的抽象化解釋，到FPGA如何從早期的邏輯門器件演變為當前的現場可程式化邏輯閘陣列的整個發展歷程，讓讀者明白FPGA的概念及特點。其次，介紹了FPGA的內部結構，進一步解讀FPGA的晶片內建資源，包括查閱資料表、可程式化暫存器、自我調整邏輯模組、內部儲存模組和時脈網路等，讓讀者能夠從FPGA的最基本邏輯單元和最底層結構的角度加深對FPGA的瞭解。然後，介紹了FPGA的Verilog HDL語言開發方法，包括基本語法，如if-else敘述、case敘述等和進階開發技巧，如鎖相器和暫存器的區別、阻塞與非阻塞的區別，並且根據編碼器、解碼器、雙向暫存器和上浮排序等實例具體介紹Verilog HDL語言的開發。最後，介紹了FPGA在Quartus Prime軟體中的開發流程，結合FPGA基礎知識、FPGA的內部結構及Verilog硬體描述語言系列內容，形成了一個基本的FPGA開發知識系統。 ■ 第二部分 FPGA開發方法和工具 在對第一部分內容進行深化的同時，進一步介紹了針對軟體工程師的FPGA開發方法。首先，介紹了FPGA傳統開發過程中使用到的分析與偵錯工具，如綜合工具、約束工具、時序分析工具、偵錯工具等，介紹了編譯報告和網路表查看工具。其次，介紹了基於FPGA的可程式化系統單晶片（SOPC）的建構方法及其軟硬體的開發流程，介紹了IP核心與Nios處理器。然後，介紹了使用高層次綜合設計的FPGA設計工具HLS進行FPGA開發的方法，包括基於HLS的開發流程、程式最佳化、Modelsim模擬及HLS多種介面的使用場景分析。最後，介紹了在異質計算場景下，如何使用OpenCL進行FPGA開發的方法，包括主機端和裝置端的程式編寫。 ■ 第三部分 FPGA開發的擴充 主要介紹FPGA在人工智慧領域的應用。首先，介紹了人工智慧的發展歷史和深度學習技術的基礎，包括常用的深度學習網路模型和程式設計框架。其次，介紹了深度學習的概念、基本組成及深度學習的應用挑戰，包括神經網路基本組成、常見的神經網路模型和資料集。最後，以電腦機器視覺為例，介紹了如何使用英特爾OpenVINO工具在英特爾FPGA上部署深度學習推理計算。 目錄 第一部分 FPGA技術基礎篇 第1章 FPGA的特點及其歷史 1.1 無處不在的FPGA 1.2 創造性地解釋FPGA 1.3 FPGA的可訂製性 1.4 早期的邏輯功能實現 1.5 可簡單程式設計邏輯器件（PAL） 1.6 可程式化邏輯器件（PLD） 1.7 複雜可程式化邏輯器件（CPLD） 1.8 現場可程式化邏輯閘陣列（FPGA） 第2章 FPGA架構 2.1 FPGA全晶片架構 2.2 FPGA邏輯陣列模組 2.3 FPGA嵌入式儲存 2.4 時鐘網路 2.5 DSP模組 2.6 FPGA佈線 2.7 FPGA程式設計資源 2.8 FPGA I/O元件 2.9 英特爾SoC FPGA 第3章 Verilog HDL 3.1 Verilog HDL概述 3.2 Verilog HDL基礎知識 3.3 Verilog HDL的基本語法 3.4 Verilog HDL進階基礎知識 3.5 Verilog HDL開發實例篇 第4章 Quartus Prime基本開發流程 4.1 Quartus Prime軟體介紹 4.2 Quartus Prime開發流程 4.3 實驗指導 第二部分 FPGA開發方法篇 第5章 FPGA設計工具 5.1 編譯報告 5.2 網路表查看工具 5.3 物理約束 5.4 時序分析工具 5.5 耗電分析工具 5.6 晶片內建偵錯工具 第6章 基於英特爾FPGA的SOPC開發 6.1 SOPC技術簡介 6.2 IP核心與Nios處理器 6.3 建構SOPC系統 6.4 SOPC開發實戰 第7章 基於英特爾FPGA的HLS開發 7.1 HLS的基本概念 7.2 HLS的基本開發流程 7.3 HLS的多種介面及其使用場景 7.4 HLS簡單的最佳化技巧 第8章 基於英特爾FPGA的OpenCL異質技術 8.1 OpenCL基本概念 8.2 基於英特爾FPGA的OpenCL開發環境 8.3 主機端Host程式設計 8.4 裝置端Kernel程式設計流程 第三部分 人工智慧應用篇 第9章 人工智慧簡介 9.1 FPGA在人工智慧領域的獨特優勢 9.2 人工智慧的概念 9.3 人工智慧的發展史 9.4 人工智慧的應用 9.5 人工智慧的限制 9.6 人工智慧的分類 9.7 人工智慧的發展及其基礎 第10章 深度學習 10.1 深度學習的優勢 10.2 深度學習的概念 10.3 神經網路的基本組成 10.4 常見的深度學習資料集 10.5 深度學習的應用挑戰 第11章 基於英特爾FPGA進行深度學習推理 11.1 視訊監控 11.2 視覺系統架構 11.3 電腦視覺的常見任務 11.4 電腦視覺的基礎 11.5 使用OpenVINO工具在英特爾
類似書籍推薦給您
【簡介】 本書特色 1.詳細闡述時序邏輯電路“D型正反器”、“計數器”。 2.從多個角度闡述了FPGA的並行設計思維，對FPGA初學者難以理解的設計概念進行了深度剖析。 3.通過簡單的實例逐步理解FPGA的硬體設計思想，實現快速掌握FPGA設計方法的目的。 內容簡介 本書是針對FPGA初學者編著的入門級圖書，以高雲公司的FPGA和Verilog HDL為開發平臺，詳細闡述FPGA設計所需的基礎知識、基本語法、設計流程、設計技巧，全面、細緻、深刻地剖析了Verilog HDL與C語言等傳統順序語言的本質區別，使讀者通過簡單的實例逐步理解FPGA的硬體設計思想，實現快速掌握FPGA設計方法的目的。本書思路清晰、語言流暢、分析透徹，在簡明闡述設計方法的基礎上，重點辨析讀者易於與常規順序語言混淆的概念，力求使讀者在較短的時間內理解硬體程式設計思想，掌握FPGA設計方法。 【目錄】 第一篇 基礎篇 第1章 必備的數位邏輯電路知識 1.1 數位邏輯和邏輯電壓準位(Logic Level) 1.2 布林代數 1.3 組合邏輯電路基礎 1.4 時序邏輯電路基礎 1.5 小結 第2章 可程式化邏輯元件基礎 2.1 可程式化邏輯元件的歷史 2.2 FPGA的發展趨勢 2.3 FPGA的結構 2.4 FPGA與其他處理平臺的比較 2.5 工程中如何選擇FPGA元件 2.6 小結 第3章 準備好開發環境 3.1 安裝FPGA開發環境 3.2 開發平臺CGD100簡介 3.3 Verilog HDL基本語法 3.4 小結 第二篇 初識篇 第4章 FPGA設計流程——LED流水燈電路 4.1 FPGA設計流程 4.2 流水燈設計實例要求 4.3 讀懂電路原理圖 4.4 流水燈的設計輸入 4.5 程式檔下載 4.6 小結 第5章 從組合邏輯電路學起 5.1 從最簡單的反及閘電路開始 5.2 設計複雜一點的投票電路 5.3 ModelSim模擬電路功能 5.4 典型組合邏輯電路Verilog HDL設計 5.5 LED數碼管靜態顯示電路設計 5.6 小結 第6章 時序邏輯電路的靈魂—D型正反器 6.1 深入理解D型正反器 6.2 D型正反器的描述方法 6.3 初試牛刀——邊緣檢測電路設計 6.4 連續序列檢測電路——邊緣檢測電路的升級 6.5 任意序列檢測器——感受D型正反器的強大 6.6 小結 第7章 時序邏輯電路的精華——計數器 7.1 簡單的十六進位計數器 7.2 十進位計數器 7.3 計數器是流水燈的核心 7.4 Verilog的本質是並行語言 7.5 呼吸燈電路設計 7.6 小結 第三篇 入門篇 第8章 設計簡潔美觀的碼錶電路 8.1 設定一個目標——4位元碼錶電路 8.2 頂層檔的Verilog HDL設計 8.3 設計一個完善的LED數碼管顯示模組 8.4 碼錶計數模組的Verilog HDL設計 8.5 按鍵防彈跳模組的Verilog HDL設計 8.6 小結 第9章 數位密碼鎖電路設計 9.1 數位密碼鎖的功能描述 9.2 規劃好數位密碼鎖的功能模組 9.3 數位密碼鎖功能子模組設計 9.4 小結 第10章 簡易電子琴電路設計 10.1 音符產生原理 10.2 琴鍵功能電路設計 10.3 自動演奏樂曲《梁祝》 10.4 完整的電子琴電路設計 10.5 小結 第11章 應用廣泛的串列埠通訊電路 11.1 RS-232串列埠通訊的概念 11.2 串列埠硬體電路原理分析 11.3 串列埠通訊電路Verilog HDL設計 11.4 採用串列埠控制碼錶電路 11.5 小結 第12章 對狀態機的討論 12.1 有限狀態機的概念 12.2 狀態機的Verilog設計方法 12.3 計數器電路的狀態機描述方法 12.4 序列檢測器的狀態機描述方法 12.5 小結 第四篇 進階篇 第13章 基本的時序約束方法 13.1 電路的速度極限 13.2 時序約束方法 13.3 速度與面積的取捨 13.4 小結 第14章 採用IP核設計 14.1 FPGA設計中的“拿來主義”——使用IP核 14.2 時鐘IP核 14.3 乘法器IP核 14.4 記憶體IP核 14.5 小結 第15章 採用線上邏輯分析儀偵錯工具 15.1 線上邏輯分析儀的優勢 15.2 GAO的使用流程 15.3 採用GAO除錯串列埠通訊程式 15.4 小結 第16章 常用的FPGA設計技巧 16.1 預設接腳狀態設置 16.2 重置信號的處理方法 16.3 合理利用時鐘致能信號設計 16.4 利用移位相加實現乘法運算 16.5 根據晶片結構制定設計方案 16.6 浮點乘法器設計 16.7 小結
類似書籍推薦給您
FPGA可程式化邏輯設計實習：使用Verilog HDL與Xilinx Vivado ISBN13：9786263283251 出版社：全華圖書 作者：宋啓嘉-編 裝訂／頁數：平裝／328頁 附件：CD 規格：26cm*19cm*1.5cm (高/寬/厚) 版次：3 出版日：2022/09/01 中國圖書分類：電子工程 內容簡介 現今可程式化邏輯FPGA相關之實習課程已然成為國內大專院校資訊、電機等相關科系學生必修的專業課程，另一方面在產業界，FPGA亦已被廣泛的被用來作為快速成品設計及邏輯產品驗證平台。本書首重為讀者介紹如何在FPGA開發平台上使用Verilog HDL硬體描述語言與Xilinx Vivado完成相關數位電路設計與專題實作，使讀者了解可程式化邏輯之設計方向並掌握其基礎設計能力。 本書特色 1.本書以淺顯易懂方式使用Verilog HDL硬體描述語言與Xilinx Vivado開發工具學習相關數位邏輯電路設計與FPGA實作。 2.EGO1 FPGA開發板周邊採用多種類型感測週邊與I/O介面可供讀者進行專題設計，書內亦附上多種實務範例做為參考。 3.本書合適於第一次接觸FPGA可程式化邏輯電路設計讀者，內容詳盡細膩，推薦對於可程式化邏輯電路設計有興趣的人士閱讀。 目錄 Chapter1 概論 1-1 EGO1 可程式化邏輯開發板 1.1.1 一元素 Xilinx EGO1 1-2 Xilinx Vivado介紹 1.2.1 Vivado FPGA 開發工具 1.2.2 Vivado軟體下載 1.2.3 安裝 Xilinx Vivado 1-3 開始使用 Vivado Xilinx 1.3.1 建立Vivado專案1 1.3.2 建立Vivado專案2 1.3.3 I/O腳位的指定 1.3.4 產生bitstream之分析與合成 1.3.5 FPGA的燒錄 1-4 FPGA 現場可程式化邏輯閘陣列原理 1.4.1 CPLD/FPGA 可規劃邏輯元件 1.4.2 可規劃邏輯單元CLB Chapter2 加法器電路設計 2-1 半加器 2.1.1 創建半加器 2.1.2 模擬半加器 2-2 全加器 2.2.1 創建全加器電路 2.2.2 模擬全加器 2-3 四位元加法器 2.3.1 電路圖編輯四位元加法器 2.3.2 模擬四位元加法器 2-4 練習題 2.4.1 八位元加法器 2.4.2 四位元乘法器 Chapter3 Verilog硬體描述語言 3-1 Verilog簡介 3.1.1 硬體描述語言Verilog 3.1.2 Verilog基本語法 3-2 模組與階層化設計 3.2.1 階層化設計 3-3 加法器比較 3.3.1 前瞻進位加法器 3.3.2 八位元漣波進位加法器與八位元前瞻進位加法器性能比較 3-4 Verilog語法與範例 3.4.1 四位元比較器與運算子 3.4.2 Verilog數字表達 3.4.3 四位元ALU算術邏輯單元 3.4.4 計數器 3.4.5 2對1選擇器 3.4.6 FIFO數據緩衝器 3.4.7 16乘8唯讀記憶體 3-5 練習題 3.5.1 八位元加法器比較 3.5.2 解碼器編碼器設計 3.5.3 算術移位運算單元 3.5.4 進位器跳躍加法 3.5.5 4對1選擇器 Chapter4 除頻器 4-1 除頻器設計 4.1.1 除2之除頻器 4.1.2 模擬除2之除頻器 4-2 除50除頻器設計 4.2.1 VERILOG編輯除50之除頻器 4.2.2 模擬除50之除頻器 4-3 除頻器整合設計 4.3.1 除頻器模組整合 4.3.2 整合除頻器的驗證 Chapter5 EGO1基本單元 LED燈、七段顯示器、按鈕、指撥器 5-1 LED跑馬燈設計 5.1.1 電路圖編輯跑馬燈 5.1.2 Verilog狀態機 5-2 七段顯示器設計 5.2.1 電路圖編輯七段顯示器 5.2.2 七段顯示器實作 5-3 按鈕開關(KEY)設計 5.3.1 電路圖編輯按鈕開關 5-4 指撥器控制LED 5-5 練習題 5.5.1 跑馬燈1 5.5.2 跑馬燈2 5.5.3 七段顯示器 Chapter6 轉換器 6-1 類比/數位轉換器(ADC) 6.1.1 類比/數位轉換器ADC介紹 6.1.2 ADC0804 動作順序 6-2 Xilinx XADC 類比/數位轉換器 6.2.1 XADC類比/數位轉換器實作 6-3 數位/類比轉換器(DAC) 6.3.1 DAC0832介紹 6.3.2 電路圖編輯數位/類比轉換器 6.3.3 數位/類比轉換器實作 6-4 練習題 6.4.1 用按鈕紀錄XADC轉換結果 6.4.2 實驗DAC0832轉換控制 Chapter7 UART 串列埠 7-1 UART串列埠簡介 7-2 UART串列埠基本操作 7-3 練習題 7.3.1 UART打字機 7.3.2 以UART顯示XADC轉換結果 Chapter8 8乘8 LED 矩陣 8-1 8乘8 LED矩陣 8.1.1 8乘8 LED 矩陣及解碼器介紹 8.1.2 電路圖編輯 8.1.3 LED 矩陣實作 8-2 小綠人 8.2.1 小綠人之電路圖編輯 8.2.2 小綠人之LED 矩陣實作 8-3 8乘8 LED矩陣增加亮度 8.3.1 整體電路介紹 8-4 練習題 8.4.1 擲骰子 8.4.2 紅綠燈 Chapter9 VGA 輸出控制 9-1 VGA控制訊號 9.1.1 VGA 時序規格 9.1.2 電路圖編輯VGA 9.1.3 VGA 圖形輸出實作 9-2 練習題 9.2.1 改變移動方向 9.2.2 改變顏色及圖案 Chapter10 專題設計 10-1 音樂盒 10.1.1 音樂盒電路圖 10-2 數位時鐘 10.2.1 數位時鐘電路圖 10.2.2 數位時鐘之實作結果 10-3 閃子彈遊戲 10.3.1 閃子彈遊戲電路圖 10.3.2 閃子彈遊戲之實作結果 10-4 練習題 10.4.1 鬧鐘 10.4.2 骰子比大小遊戲 10.4.3 音樂播放器 10.4.4 約翰找鑰匙遊戲 附錄 1 附1-A HY-SRF05測距雷達 附1-B 4乘4數字鍵盤 附1-C 伺服馬達 附1-D LFSR亂數產生器 附1-E VGA Pattern產生器 附1-F 炸彈人 附1-G google 小恐龍 附1-H 密碼鎖 附1-I EGO1 開發板XDC 腳位設定 附錄 2 附2-A 32 位元MicroBlaze 處理器SoPC系統層級設計 附2-B Vivaodo 配置MicroBlaze 嵌入式處理器 附2-C Vivado SDK 程式範例 附2-D MicroBlaze 嵌入式處理器置配4位元乘法器IP
華通書坊
