FPGA/CPLD 數位電路設計入門與實務應用－使用QuartusⅡ(附系統.範例光碟)5/e (5版)

類似書籍推薦給您

書名：FPGA/CPLD 數位電路設計入門與實務應用：使用QuartusⅡ(第五版)(附系統.範例光碟) 作者：莊慧仁 出版社：全華 出版日期：2015/04/00 ISBN：9789572197684 內容簡介 　　本書是一本簡單、易懂的數位電路設計及應用。書中軟體是以QuartusII5.1版做為開發平台並運用到數位電路設計。將理論數位電路與現今的FPGA/CPLD，透過電腦輔助設計工具相結合，使讀者可以應用各種編輯技術設計晶片外，更讓讀者了解如何將FPGA/CPLD應用在電子遊戲領域之晶片上。本書共有七章:包括QuartusII軟體安裝及設計簡介、算術邏輯電路設計、組合邏輯電路設計、計數器及除頻器設計、綜合練習設計、綜合應用專題以及具有Audio音效乒乓球遊戲實作等介紹。適用於大學、科大電子、電機、資工系「數位電路設計」、「數位系統設計」課程使用。 本書特色 　　1.本書可使讀者瞭解如何使用(1)AHDL以及VHDL硬體描述語言(2)VerilogHDL硬體描述語言的方式設計FPGA/CPLD數位晶片。 　　2.教導讀者知道應用各種編輯技術設計晶片，也讓讀者了解如何將FPGA/CPLD應用在電子遊戲領域之晶片設計上。 　　3.此書詳細說明QuartusⅡ軟體操作方法與電路設計方式。 目錄 第1章　QuartusII軟體安裝及設計流程簡介 1.1　 QuartusII軟體安裝 1-1 1.2　 QuartusII軟體介紹 1-11 1.3　 QuartusII軟體基本功能介紹 1-13 1.3.1　電路圖編輯(Schematic Editor) 1-13 1.3.2　文字編輯(Text Editor) 1-14 1.3.3　專案編譯(Compiler) 1-15 1.3.4　波形編輯(Waveform Editor) 1-15 1.3.5　波形模擬(Waveform Simulator) 1-16 1.3.6　接腳編輯(Pin Assignment Editor) 1-16 1.3.7　燒錄(Programmer) 1-17 1.3.8　專案內次模組(Sub-Module)之個別編譯 1-17 1.4　 硬體描述語言(HDL)介紹 1-20 1.4.1　程式架構 1-20 1.4.2　運算操作與層次化設計的使用 1-25 第2章　算術邏輯電路設計 2.1　 半加器(Half Adder) 2-1 2.1.1　電路圖編輯半加器 2-2 2.1.2　AHDL編輯半加器 2-10 2.1.3　VHDL編輯半加器 2-12 2.1.4　模擬半加器 2-16 2.2　 全加器(Full Adder) 2-21 2.2.1　電路圖編輯全加器 2-21 2.2.2　AHDL編輯全加器 2-24 2.2.3　VHDL編輯全加器 2-26 2.2.4　模擬全加器 2-27 2.3　 四位元加法器(4 Bits Adder) 2-29 2.3.1　電路圖編輯四位元加法器 2-30 2.3.2　AHDL編輯四位元加法器 2-34 2.3.3　VHDL編輯四位元加法器 2-36 2.3.4　模擬四位元加法器 2-38 2.4　 四位元乘法器 2-39 2.4.1　電路圖編輯四位元乘法器 2-41 2.4.2　AHDL編輯四位元乘法器 2-45 2.4.3　使用MegaWizard建立四位元乘法器 2-47 2.4.4　VHDL編輯四位元乘法器 2-53 2.4.5　模擬四位元乘法器 2-55 第3章　組合邏輯電路設計 3.1　 4對1多工器(4 to 1 Multiplexer) 3-1 3.1.1　使用MegaWizard建立4對1多工器 3-2 3.1.2　電路圖編輯4對1多工器 3-7 3.1.3　AHDL編輯4對1多工器 3-9 3.1.4　VHDL編輯4對1多工器 3-11 3.1.5　模擬4對1多工器 3-13 3.2　 1對4解多工器(1 to 4 Demultiplexer) 3-15 3.2.1　電路圖編輯1對4解多工器 3-16 3.2.2　AHDL編輯1對4解多工器 3-19 3.2.3　VHDL編輯1對4解多工器 3-21 3.2.4　模擬1對4解多工器 3-22 3.3　 七段顯示器構造 3-24 3.3.1　AHDL編輯七段顯示解碼器 3-26 3.3.2　VHDL編輯七段顯示解碼器 3-29 3.3.3　模擬七段顯示解碼器 3-31 第4章　計數器及除頻器設計 4.1　 10模計數器設計 4-1 4.1.1　AHDL編輯10模計數器 4-2 4.1.2　VHDL編輯10模計數器 4-4 4.1.3　模擬10模計數器 4-9 4.2　 60模計數器設計 4-11 4.2.1　AHDL編輯60模計數器 4-11 4.2.2　VHDL編輯60模計數器 4-14 4.2.3　模擬60模計數器 4-20 4.3　 24模計數器設計 4-22 4.3.1　AHDL編輯24模計數器 4-22 4.3.2　VHDL編輯24模計數器 4-25 4.3.3　模擬24模計數器 4-31 4.4　 除頻器設計 4-32 4.4.1　AHDL編輯除100之除頻器 4-33 4.4.2　VHDL編輯除100之除頻器 4-35

iLAB FPGA 數位系統設計、模擬 測試與硬體除錯

類似書籍推薦給您

書名：iLAB FPGA 數位系統設計、模擬 測試與硬體除錯 作者：陳雲潮 出版社：東華 出版日期：2018/09/01 ISBN：9789574839575

數位系統設計 (6版)

類似書籍推薦給您

書名：數位系統設計(6版) 作者：王炳聰‧王瑋民‧黃清池 出版社：全威 出版日期：2017/08/00 ISBN：9789866964633

數位系統設計原理、實務與應用5/e (5版)

類似書籍推薦給您

【中文書】 書名：數位系統設計原理、實務與應用(第五版) 作者：林銘波 出版社：全華 出版日期：2017/09/01 ISBN：9789864635955 內容簡介 數位系統設計：原理、實務、與應用一書，使用目前在工業界中最受歡迎的Verilog HDL為例，詳細介紹數位系統的基本原理與應用。讀者於讀完本書之後，將有能力設計各種數位邏輯電路或是數位系統。本書的主要特性如下： 1.由淺入深完整的介紹數位邏輯的原理，並且以豐富的說明例，闡述每一個基本原理與觀念。 2.詳細介紹各種組合邏輯電路模組的設計原理，這些模組包括：解碼器、編碼器、多工器、解多工器、…、算術運算電路等。 3.詳細介紹各種循序邏輯電路模組的設計原理，這些模組包括：計數器、暫存器、移位暫存器、序列產生器、…等。 4.詳細討論各種實現ASIC/SoC的相關技術、方法與CAD設計流程。 5.詳細介紹PLD元件(ROM、PLA、PAL)的結構、特性，並且介紹它們的應用電路設計。 6.詳細介紹CPLD/FPGA元件的結構、特性，並且使用Verilog HDL程式實例介紹CPLD/FPGA元件的應用電路設計。 7.專章介紹數位電路的測試方法、測試向量的產生方法、與可測試電路的各種設計方法與技術。 8.每一小節皆提供豐富的複習問題，幫助讀者自我評量對該小節內容了解的程度，並且提供教師當作隨堂測驗的參考題目。數位系統設計：原理、實務、與應用一書可以當作：數位邏輯設計與數位系統設計等課程的教科書，或是當作自我進修及實務上的參考用書。 ■ 內容簡介 本書使用目前在工業界中最受歡迎的Verilog HDL為例，詳細介紹數位原理與應用，全書並且以豐富的說明例，闡述每一個基本原理與觀念。詳細介紹各種組合邏輯電路、循序邏輯電路模組的設計原理、各種實現ASIC/SOC的相關技術、CAD設計流程、PLD元件的結構、特性及應用電路設計，專章闡述數位電路的測試方法、測試向量的產生方法、與可測試電路的各種設計方法與技術。 目錄 第1 章 數目系統與數碼 1.1 數目基底與補數 1.2 未帶號數目系統 1.3 帶號數表示法 1.4 帶號數算術運算 1.5 文數字碼與數碼 1.6 錯誤偵測與更正碼 1.7 參考資料 1.8 習題 第2 章 交換代數 2.1 布林代數 2.2 交換代數 2.3 交換函數標準式 2.4 交換函數與邏輯電路 2.5 Verilog HDL 介紹 2.6 參考資料 2.7 習題 第3 章 數位積體電路 3.1 邏輯閘相關參數 3.2 TTL 邏輯族系 3.3 CMOS 邏輯族系 3.4 界面問題 3.5* ECL 邏輯族系 3.6 Verilog HDL 3.7 參考資料 3.8 習題 第4 章 交換函數化簡 4.1 基本概念 4.2 卡諾圖化簡法 4.3 列表法 4.4 變數引入圖與餘式圖 4.5 多輸出交換函數的化簡 4.6 參考資料 4.7 習題 第5 章 邏輯閘層次電路設計 5.1 組合邏輯電路設計與分析 5.2 邏輯閘層次組合邏輯電路 5.3 組合邏輯電路時序分析 5.4* 邏輯突波的偵測 5.5 Verilog HDL 5.6 參考資料 5.7 習題 第6 章 組合邏輯電路模組設計 6.1 解碼器 6.2 編碼器 6.3 多工器 6.4 解多工器 6.5 比較器 6.6 算術運算電路設計 6.7 Verilog HDL 6.8 參考資料 6.9 習題 第7 章 同步序向邏輯電路 7.1 序向邏輯電路概論 7.2 同步序向邏輯電路設計與分析 7.3 時序限制與相關問題 7.4 狀態化簡 7.5 Verilog HDL 7.6 參考資料 7.7 習題 第8 章 計數器與暫存器 8.1 計數器設計與分析 8.2 暫存器與移位暫存器 8.3 移位暫存器的應用 8.4 時序產生電路 8.5 Verilog HDL 8.6 參考資料 8.7 習題 第9 章 非同步序向邏輯電路 9.1 非同步序向邏輯電路設計與分析 9.2 元件延遲效應與狀態指定 9.3 參考資料 9.4 習題 第10 章 數位系統設計---使用ASM 圖 10.1 數位系統設計策略 10.2 ASM 圖 10.3 資料處理單元設計與執行 10.4 控制單元設計與執行 10.5 數位系統設計實例 10.6 Verilog HDL 程式 10.7 參考資料 10.8 習題 第11 章 數位系統執行—使用現場可規劃元 11.1 數位系統執行 11.2 可規劃邏輯元件(PLD) 11.3 CPLD 與FPGA 元件 11.4 參考資料 11.5 習題 第12 章 測試與可測試電路設計 12.1 基本觀念 12.2 自動測試向量產生 12.3 可測試電路設計 12.4 參考資料 12.5 習題